(19) 日本国特許庁(JP)

# (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-64994 (P2004-64994A)

(43) 公開日 平成16年2月26日 (2004.2.26)

(51) Int.Cl.<sup>7</sup>

FI

テーマコード(参考)

5H730

HO2M 3/137

HO2M 3/137

> 審査請求 未請求 請求項の数 25 OL (全 34 頁)

(21) 出願番号 特願2003-147151 (P2003-147151) (22) 出願日 平成15年5月26日 (2003.5.26) (31) 優先權主張番号 特願2002-167579 (P2002-167579) (32) 優先日

平成14年6月7日 (2002.6.7)

(33) 優先権主張国 日本国 (JP) (71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(74)代理人 100085811

弁理士 大日方 富雄

(72) 発明者 吉田 信一

東京都千代田区丸の内二丁目4番1号 株

式会社ルネサステクノロジ内

(72) 発明者 田澤 朋裕

東京都千代田区丸の内二丁目4番1号 株

式会社ルネサステクノロジ内

(72) 発明者 佐瀬 隆志

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内


最終頁に続く

# (54) 【発明の名称】スイッチング電源装置及びスイッチング電源システム

# (57) 【要約】

【課題】出力電流の変化に対する応答特性に優れるとと もに、電力損失を少なくすることができるヒステリシス ・カレントモード制御方式のスイッチング電源装置を提 供する。

【解決手段】ヒステリシス・カレントモード制御方式の スイッチング・レギュレータにおいて、コイルと直列に 接続されるセンス抵抗をなくし、代わりにコイル (L1) )と並列に直列形態の抵抗(R1)と容量(C1)を接 続して、これらの抵抗と容量の接続ノード(n2)の電 位をヒステリシス特性を有するコンパレータ回路(H-CMP)に入力して基準電圧と比較することで、スイッ チ(SW1)をオン・オフ制御するように構成した。



# 【特許請求の範囲】

# 【請求項1】

インダクタに流す電流をスイッチング制御して所望の電 圧を生成する電源装置であって、

前記インダクタに流す電流を制御するスイッチ素子と、ヒステリシス特性を有する比較回路とを備え、直列形態で接続された抵抗素子と容量素子を持つ回路があり、上記回路と上記インダクタは並列に接続され、上記インダクタの電圧を上記コンデンサと上記抵抗により取り出して前記比較回路に入力し、第1のしきい値と第2のしき 10い値で弁別して前記スイッチ素子に信号を送り、負荷の変動に応じて前記インダクタに流す電流を変化させるように構成されていることを特徴とするスイッチング電源装置。

# 【請求項2】

インダクタに流す電流をスイッチング制御して所望の電 圧を生成する電源装置であって、

前記インダクタに流す電流を制御するスイッチ素子と、ヒステリシス特性を有する比較回路と、前記インダクタと並列に互いに直列形態で接続された抵抗素子と容量素 20子を備え、前記抵抗素子と前記容量素子の接続ノードの電圧もしくは前記容量素子の一つともう一つの前記容量素子の接続ノードの電圧を前記比較回路に入力させ、第1のしきい値と第2のしきい値で弁別して前記スイッチ素子に信号を送り負荷の変動に応じて前記インダクタに流す電流を変化させるように構成されていることを特徴とするスイッチング電源装置。

# 【請求項3】

前記比較回路は、第1の入力端子への入力電位と第2の入力端子への入力電位とを比較して高低に応じた信号を 30 出力するコンパレータと、該コンパレータの一方の入力端子に入力される参照電圧のレベルを該コンパレータがヒステリシス特性を示すように切り替える切り替え手段とを有することを特徴とする請求項1または2に記載のスイッチング電源装置。

# 【請求項4】

前記切り替え手段は、基準電圧を複数の直列抵抗で分割する抵抗分割回路と、何れかの抵抗と並列に接続された第2のスイッチ素子とを備え、該第2スイッチ素子のオン、オフ状態に応じて前記コンパレータに入力される参 40 照電圧のレベルが変更されるように構成されていることを特徴とする請求項3に記載のスイッチング電源装置。

# 【請求項5】

前記比較回路は、第1の入力端子への入力電位と第2の入力端子への入力電位を比較して高低に応じた信号を出力する第1のコンパレータと、第3の入力端子への入力電位と第4の入力端子への入力電位とを比較して高低に応じた信号を出力する第2のコンパレータと、リセット入力端子とセット入力端子を有するRSフリップフロップ回路を備え、前記第2の入力端子に第1のしきい値電 50

圧を入力し、前記第4の入力端子に第2のしきい値電圧を入力し、前記第1及び第3の入力端子に取り出してきた上記インダクタの電圧若しくは上記接続ノードの電圧を入力し、前記第1のコンパレータの出力を前記RSフリップフロップ回路のリセット端子に入力し、前記第2のコンパレータの出力を前記RSフリップフロップ回路のセット端子に入力することにより、前記前記比較回路がヒステリシス特性を有することを特徴とする請求項1または2に記載のスイッチング電源装置。

# 【請求項6】

上記負荷に入力されるべき出力電圧を分圧する分圧手段と、該分圧手段により生成された電圧と基準となる電圧との電位差に応じた電圧を出力する差動アンプを備え、該差動アンプの出力と前記抵抗素子と容量素子の接続ノードの電圧を前記比較回路に入力して上記第1のしきい値と第2のしきい値で弁別するように構成されていることを特徴とする請求項1または2に記載のスイッチング電源装置。

# 【請求項7】

前記抵抗素子と前記容量素子の接続ノードと固定電位端子との間に、第2の抵抗素子が接続されていることを特徴とする請求項1~6のいずれかに記載のスイッチング電源装置。

# 【請求項8】

前記抵抗素子と前記容量素子の接続ノードと固定電位端子との間、もしくは前記容量素子と直列接続された第2の容量素子の接続ノードと固定電位端子との間に、第3の容量素子が接続されていることを特徴とする請求項1~7のいずれかに記載のスイッチング電源装置。

# 0 【請求項9】

インダクタと、前記インダクタに流す電流を制御する第 1のスイッチ素子と、電圧入力端子と電圧出力端子との 間に前記インダクタと直列に接続された第2のスイッチ 素子もしくは整流素子と、前記第1および第2のスイッ チ素子を制御する制御回路と、第1の入力端子への入力 電位と第2の入力端子への入力電位とを比較して高低に 応じた信号を出力するコンパレータと、該コンパレータ の一方の入力端子に入力される参照電圧のレベルを切り 替える切り替え手段と、前記第2のスイッチ素子もしく は整流素子と並列に接続された直列形態の抵抗素子およ び容量素子を備え、前記抵抗素子と容量素子の接続ノー ドの電圧を前記比較回路に入力して第1のしきい値と第 2のしきい値で弁別して前記制御回路に信号を送り負荷 の変動に応じて前記インダクタに流す電流を変化させる ように構成されていることを特徴とするスイッチング電 源装置。

# 【請求項10】

インダクタと、該インダクタに流す電流を制御するスイッチ素子と、該スイッチ素子を制御する制御回路と、第1の入力端子への入力電位と第2の入力端子への入力電

位とを比較して高低に応じた信号を出力するコンパレータと、該コンパレータの一方の入力端子に入力される参照電圧を生成する参照電圧生成回路と、前記スイッチ素子の制御信号もしくは前記スイッチ素子と前記インダクタとの接続ノードの電位と基準となるクロック信号の周波数差を検出する周波数差検出回路と、を備え、

出力電圧に応じた電圧を前記比較回路に入力して第1の しきい値と第2のしきい値で弁別して前記制御回路に信 号を送り負荷の変動に応じて前記インダクタに流す電流 を変化させ、

前記参照電圧生成回路は前記周波数差検出回路により検出された周波数差に応じて生成する参照電圧を補正して、前記スイッチ素子のスイッチング周波数を前記基準クロック信号の周波数と一致させるように構成されていることを特徴とするスイッチング電源装置。

### 【請求項11】

前記制御回路は前記スイッチ素子のオン時間とオフ時間 の比を変えることにより前記インダクタに流す電流を変 化させるように構成されていることを特徴とする請求項 10に記載のスイッチング電源装置。

# 【請求項12】

出力電流の変化期間を検出する監視回路を備え、出力電流の変化期間においては前記参照電圧生成回路が前記参照電圧の補正を行なわないように構成されていることを特徴とする請求項10または11に記載のスイッチング電源装置。

# 【請求項13】

電池を電源として所望の直流レベルの電圧を生成する請求項10~12のいずれかに記載のスイッチング電源装置と、該スイッチング電源装置から出力される電流によ 30って動作する制御用半導体集積回路とを備え、該制御用半導体集積回路の動作クロック信号が前記基準クロック信号として前記スイッチング電源装置へ供給されるように構成されていることを特徴とする携帯用電子機器。

# 【請求項14】

インダクタを介してダイオードに流す電流を制御して所望の電圧を生成する電源装置であって、

直列形態で接続された抵抗素子と第一容量素子を含む回路を備え、上記回路と上記ダイオードは並列に接続され、前記抵抗素子と前記第一容量素子の間の第一接続ノ 40 ードの電圧を検出して該検出した電圧に基づいて制御することにより、負荷の変動に応じて前記ダイオードに流す電流を変化させるように構成されていることを特徴とする電源装置。

# 【請求項15】

上記第一接続ノードと上記抵抗素子との間に第二容量素子を有することを特徴とする請求項14記載の電源装置。

# 【請求項16】

上記ダイオードに流す電流をスイッチング制御して所望 50

の電圧を生成する電源装置であって、上記電源装置はス イッチング電源装置で、

前記ダイオードに流す電流を制御するスイッチ素子と、 ヒステリシス特性を有する比較回路とを備え、

前記第二接続ノードの電圧を前記比較回路に入力し、第 1のしきい値と第2のしきい値で弁別して前記スイッチ 素子に信号を送り前記スイッチ素子を制御することを特 徴とする請求項14記載の電源装置。

# 【請求項17】

10 インダクタに流す電流を制御して所望の電圧を生成する 電源装置であって、

直列形態で接続された抵抗素子と第一容量素子を含む回路を備え、上記回路と上記インダクタは並列に接続され、前記抵抗素子と前記第一容量素子の間の第一接続ノードと上記抵抗素子との間に第二容量素子を備え、前記第一容量素子と前記第二容量素子との間の第二接続ノードの電圧を検出して該検出した電圧に基づいて制御することにより、負荷の変動に応じて前記インダクタに流す電流を変化させるように構成されていることを特徴とする電源装置。

### 【 請求項18】

20

上記電源装置は上記インダクタに流す電流をスイッチング制御して所望の電圧を生成するスイッチング電源装置で、

前記インダクタに流す電流を制御するスイッチ素子と、 ヒステリシス特性を有する比較回路とを備え、

前記第二接続ノードの電圧を前記比較回路に入力し、第 1のしきい値と第2のしきい値で弁別して前記スイッチ 素子に信号を送り前記スイッチ素子を制御することを特 徴とする請求項17記載の電源装置

# 【請求項19】

インダクタを介してスイッチに流す電流を制御して所望 の電圧を生成する電源装置であって、

直列形態で接続された抵抗素子と第一容量素子を含む回路を備え、上記回路と上記スイッチは並列に接続され、前記抵抗素子と前記第一容量素子の間の第一接続ノードの電圧を検出して該検出した電圧に基づいて制御することにより、負荷の変動に応じて前記スイッチに流す電流を変化させるように構成されていることを特徴とする電源装置。

# 【請求項20】

上記第一接続ノードと上記抵抗素子との間に第二容量素子を有することを特徴とする請求項19記載の電源装置。

# 【請求項21】

上記電源装置は上記スイッチに流す電流をスイッチング 制御して所望の電圧を生成するスイッチング電源装置 で、

ヒステリシス特性を有する比較回路とを備え、

前記第二接続ノードの電圧を前記比較回路に入力し、第

1のしきい値と第2のしきい値で弁別して前記スイッチ に信号を送り前記スイッチを制御することを特徴とする 請求項19記載の電源装置

### 【:請求項22】

トランスに流す電流を制御して所望の電圧を生成する電 源装置であって、

直列形態で接続された抵抗素子と第一容量素子を含む回 路を備え、上記回路と上記トランスは並列に接続され、 前記抵抗素子と前記第一容量素子の間の第一接続ノード の電圧を検出して該検出した電圧に基づいて制御するこ 10 とにより、負荷の変動に応じて前記トランスに流す電流 を変化させるように構成されていることを特徴とする電 源装置。

# 【請求項23】

上記第一接続ノードと上記抵抗素子との間に第二容量素 子を有することを特徴とする請求項22記載の電源装 置。

### 【請求項24】

上記電源装置は上記トランスに流す電流をスイッチング 制御して所望の電圧を生成するスイッチング電源装置

前記トランスに流す電流を制御するスイッチ素子と、ヒ ステリシス特性を有する比較回路とを備え、

前記第二接続ノードの電圧を前記比較回路に入力し、第 1のしきい値と第2のしきい値で弁別して前記スイッチ 素子に信号を送り前記スイッチ素子を制御することを特 徴とする請求項22記載の電源装置

# 【請求項25】

前記スイッチ素子は相補型に制御される2つのスイッチ で、同時にオンしないことを特徴とする請求項2記載の 30 スイッチング電源装置。

# 【発明の詳細な説明】

# [0001]

# 【発明の属する技術分野】

本発明は、直流電圧を発生する電源装置さらには出力電 流変化に対して優れた過渡応答特性が要求されるスイッ チング・レギュレータに適用して有効な技術に関し、例 えば消費電流の変化が大きいシステムに搭載される電源 装置に利用して有効な技術に関する。

# [0002]

# 【従来の技術】

近年、電子機器にはシステム制御装置としてマイクロブ ロセッサが搭載されるものが多くなっている。また、マ イクロプロセッサ(以下、CPUと称する)の動作周波 数はますます高くなる傾向があり、動作周波数の増加に 伴って最大動作電流も増大している。ところで、CPU 内蔵した携帯電子機器等においては、バッテリ電圧をス イッチング・レギュレータで昇圧または降圧してCPU に動作電流を供給する方式が採用されることが多いが、

ときはCPU全体もしくはCPU内の一部の回路を停止 させることが行なわれる。そのため、CPUの消費電流 の変化幅はCPUの最大動作電流の増大に伴って増加す る傾向にある。そこで、CPUに動作電流を供給する電 源装置として、出力電流変化に対する過渡応答特性に優 れているものが要求されるようになって来ている。

## [0003]

従来、過渡応答特性に優れているスイッチング・レギュ レータとして、ヒステリシス・カレントモード制御方式 と呼ばれるものが知られている(例えば米国特許第5, 825, 165)。

従来提案されているヒステリシス・カレントモード制御 方式のスイッチング・レギュレータは、コイルと直列に 接続されコイルに流れる電流を検出するためのカレント ・センス抵抗と、出力電圧を抵抗分割回路で分圧した電 圧(フィードバック電圧)と基準電圧との誤差電圧に比 例した電流を出力するエラーアンプとを有し、コイルと センス抵抗との接続ノードとエラーアンプの出力端子と の間に接続された抵抗の値とエラーアンプの出力電流と の積で表わされるエラー電圧を、ヒステリシスを有する コンパレータで出力電圧と比較し、センス抵抗での電圧 降下が「エラー電圧+ヒステリシス電圧」を上回ったら コイルに電流を流す主スイッチをオンからオフに切り替 えると共に主スイッチに同期してコイルへ流す電流を減 らすように作用する同期スイッチをオフからオンへ切り 替える。また、センス抵抗での電圧降下がエラー電圧を 下回ったら主スイッチをオフからオンへ切り替えると共 に同期スイッチをオンからオフへ切り替えることによっ て出力電圧が一定になるように制御するものである。

# [0004]

かかるヒステリシス・カレントモード制御方式のスイッ チング・レギュレータは、出力電流が増加すると主スイ ッチのオン時間を長くし、出力電流が減少すると主スイ ッチのオン時間を短くして同期スイッチのオン時間を長 くするようにフィードバックがかかることによって出力 電流の変化に素早く応答して出力電圧を一定にすること ができる。

# [0005]

# 【発明が解決しようとする課題】

しかしながら、従来のヒステリシス・カレントモード制 御方式のスイッチング・レギュレータには、以下のよう な課題がある。

第1に、コイルと直列に接続されたセンス抵抗を有する ため、センス抵抗で無駄に消費される電力が多い。しか も、この電力損失はCPUの最大動作電流が大きくなる ほど多くなるので、今後ますます電力効率を低下させる 原因となる。また、この電力損失を減らすためセンス抵 抗の値を小さくすることが考えられるが、センス抵抗の 値を小さくしすぎるとモニタ電圧がコンパレータのヒス バッテリの消耗を減らすためCPUの動作が必要でない 50 テリシス電圧を越えられなくなるため、スイッチング周 波数が定まらず出力電圧のリップルが大きくなるという 不具合がある。

# [0006]

第2に、出力電流の変化にエラーアンプの出力が追従し なければならないため、出力電流の変動に対する応答特 性はエラーアンプが介在する分だけ遅くなってしまう。 また、一般に、エラーアンプは発振を防止するための位 相補償回路を必要とするので、位相補償回路を設ける 分、回路規模が大きくなる。

# [0007]

第3に、センス抵抗の抵抗値をRcsとおくと、レギュ レータのスイッチング周波数fswは、

fsw=Vout (Vin-Vout) · Rcs/Vi n·Vhys·L····· (a)

で表わされる。式(a)より、スイッチング周波数fs wはコイルのインダクタンスLに依存することが分か る。そのため、コイルの製造ばらつきや温度変動、直流 電流重畳特性によってスイッチング周波数が変化し、通 信機能やオーディオ再生機能を有する電子機器では電磁 干渉によって可聴帯域にビートノイズを発生させるおそ 20 れがある。なお、直流電流重畳特性はコイルに流れる直 流電流の大きさによってコイルのインダクタンスが変化 する現象を意味する。

# [0008]

第4に、コイルに流れる電流ILが少ない場合にはエラ ーアンプの出力電流 Ierrが無視できなくなり、上記 式(a)が成立する条件である(IL-Ierr)・R cs≒ILRcsが成り立たなくなってスイッチング周 波数が変化してしまうとともに、モニタ電圧がコンパレ ータのヒステリシス電圧を越えられないためスイッチン 30 グ周波数が定まらなくなって出力電圧のリップルが大き くなるという課題がある。

# [0009]

この発明の目的は、電力損失の少ないヒステリシス・カ レントモード制御方式のスイッチング電源装置を提供す ることにある。

この発明の他の目的は、出力電流の変化に対する応答特 性に優れるとともに、発振を防止するための位相補償回 路が不要となり回路規模を小さくすることができるヒス テリシス・カレントモード制御方式のスイッチング電源 40 装置を提供することにある。

この発明の他の目的は、スイッチング周波数がコイルの インダクタンスに依存しないつまり製造ばらつきの影響 を受けにくいヒステリシス・カレントモード制御方式の スイッチング電源装置を提供することにある。

この発明のさらに他の目的は、スイッチング周波数がコ イルに流れる電流の大きさに依存しないつまりコイルに 流れる電流が少なくても安定した動作が可能なヒステリ シス・カレントモード制御方式のスイッチング電源装置 を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に ついては、本明細密の記述および添附図面から明らかに なるであろう。

# [0010]

# 【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要 を説明すれば、下記のとおりである。

すなわち、ヒステリシス・カレントモード制御方式のス イッチング・レギュレータにおいて、コイルと直列に接 10 続され出力電流の変化を検出するセンス抵抗をなくし、 代わりに出力電圧の変化を検出する手段を設け、検出さ れた電圧をヒステリシス特性を有する比較回路に入力し て基準電圧と比較し、この比較回路によって、主スイッ チと同期スイッチをオン・オフ制御するスイッチング制 御回路へのフィードバック信号を生成させるように構成 したものである。出力電圧の変化を検出する手段として は、コイルと並列に接続された直列形態の抵抗と容量を 用い、これらの抵抗と容量の接続ノードの電位を比較回 路に入力させる。

# [0011]

上記した手段によれば、コイルと直列に接続されコイル に流れる電流が流されるセンス抵抗がないため電力損失 を減らすことができる。また、エラーアンプが不要にな るため、入力電圧の変化や出力電圧の変化に対する応答 特性が向上するとともに位相補償回路を設ける必要がな くなりその分回路規模を小さくすることができる。さら に、スイッチング周波数がコイルのインダクタンスの製 造バラツキや温度変動、コイルに流れる電流の大きさ等 に依存しなくなって、出力電圧のリップルを小さくする ことができる。

# [0012]

# 【発明の実施の形態】

以下、本発明の好適な実施例を図面に基づいて説明す

図1は本発明を適用したヒステリシス・カレントモード 制御方式の降圧型スイッチング・レギュレータの一実施 例を示す。

この実施例のスイッチング・レギュレータは、電池など の直流電源PSから供給される直流電圧Vinが入力さ れる電圧入力端子VINと接地点(GND)との間に直 列に接続されたMOSFETなどからなるスイッチSW 1とダイオードD1と、該スイッチSW1と該ダイオー ドD1の中間ノードn1と出力端子VOUTとの間に接 続されたインダクタとしてのコイルL1と、出力端子V OUTと接地点との間に接続された平滑容量COと、上 記コイルL1と並列に接続された直列形態の抵抗R1お よび容量C1と、該抵抗R1および容量C1の接続ノー ドn2の電位Vn2と基準電圧源VREF1からの基準 電圧Vref1とを比較するヒステリシス・コンパレー

タH-CMPとを備え、該コンパレータH-CMPの出

カを上記スイッチSW1のゲートに印加してオン、オフ 制御するように構成されている。

# [0013]

図1において、抵抗RLとして示されているのは、本実 施例のスイッチング・レギュレータからの電圧の供給を 受けて動作するCPUのような負荷としての半導体集積 回路である。スイッチSW1をオン、オフ動作されるこ とにより、オン・オフ制御パルスのデューティ比に応じ た電流がコイルレ1より出力される。ここで、ヒステリ シス・コンパレータH-CMPは、非反転入力端子に入 10 力されている電圧が反転入力端子に印加されている基準 電圧よりも高い時はしきい値が低く見え、非反転入力端 子に入力されている電圧が反転入力端子に印加されてい る基準電圧よりも低くなるとしきい値が所定の電位だけ 高くなるように見えるコンパレータのことである。この ような特性を有するコンパレータ回路は公知であるの で、具体的な回路の例示と説明は省略するが、ここで用 いるコンパレータはMOSFETで構成された入力イン ピーダンスの高い回路を使用するのが望ましい。

### [0014]

なお、図1において、一点鎖線で囲まれた部分は単結晶 シリコンのような1個の半導体チップ上に半導体集積回 路として構成される。つまり、コイルL1や容量C1、 抵抗R1、スイッチSW1、ダイオードD1は外付け素 子として接続されている。これにより、精度の高いレギ ュレータを実現できる。

ただし、このような構成に限定されるものでなく、図2 に示す本発明のスイッチング・レギュレータにおける第 2の実施例のように、ダイオードD1の代わりにスイッ チSW1と相補的にオン、オフ動作するスイッチSW2 30 を用いても良い。ただし、この場合スイッチSW1とス イッチSW2が同時オンとなって電圧入力端子VINと 接地点GNDとの間に大電流が流れないようにスイッチ ング制御回路100内の遅延回路DELAY1, DEL AY2等によりデッドバンドを設ける必要がある。

# [0015]

SW1とSW2が相補的に動作して、貫通電流が流れな いような構成であるのならば特に制限されないが、スイ ッチング制御回路としては図2の100のような構成に なっている。その中のディレイ回路は、図15(a)の 40 ような入出力関係を持っていて、入ってきたL→H入力 に対し出力は遅れるが、入ってきたH→L入力に対して は出力は遅れない。具体的なディレイ回路は図15

(b) のような回路である。H入力がinに入って来た ら、PMOSp1がオフ、NMOSn1がオンと成るこ とにより、GNDに電流が引き抜かれる。この時にNM OSn2やPMOSp2の寄生容量にたまっていた電荷 が、導電路とGNDに接続されている容量Cがある導電 路と抵抗Rを介して引き抜かれるために、容量Cと抵抗 Rの時定数による遅延によりoutのHの遷移が遅れる 50 - Vout)/Lであり、減少する期間ではVout/

原因になる。それに対してL入力がinに入って来た ら、抵抗Rを介して電流が流れないためにそのようなこ とは起こらない。

# [0016]

なおスイッチSW1, SW2 (もしくはダイオードD 1)を I Cチップ内部に取り込んだり、コイルL 1 と並 列の容量C1、抵抗R1をICチップ内部に取り込むよ うにしても良く、これらの素子をICチップ内部に取り 込むことにより電源装置の部品点数を減らし小型化を図 ることができる。スイッチSW1、SW2(もしくはダ イオードD1)は出力電流が大きいシステムに使用され る電源装置では比較的大きな電流を流す必要があるため 外付け素子で構成することが望ましいが、出力電流が小 さいシステムに使用される電源装置ではチップ上に形成 された素子を使用することができる。

# [0017]

次に、上記第2の実施例のスイッチング・レギュレータ の具体的な動作を、図3のタイミングチャートを用いて 説明する。

実施例のスイッチング・レギュレータは、抵抗R1と容 量C1との接続ノードn2の電位Vn2がヒステリシス ・コンパレータH-CMPに入力されている基準電圧V refより下がるとコンパレータの出力が反転する。す ると、コイルL1に電流を流し込むスイッチSW1がス イッチング制御回路100によってオフ状態からオン状 態に切り替えられ、これに同期してコイルレ1に流す電 流を減らすように作用するスイッチSW2がオン状態か らオフ状態に切り替えられる。これにより、スイッチS W1を介して電源端子VinからコイルL1へ電流が流 し込まれるようになる。このとき、容量C1は抵抗R1 を介して充電され、接続ノード n 2 の電位 V n 2 が次第 に高くなる。

# [0018]

また、ヒステリシス・コンパレータH-CMPは、その ヒステリシス電圧をVhysとおくと、接続ノードn2 の電位Vn2がVref+Vhysより高くなると出力 が反転する。すると、スイッチング制御回路100によ リスイッチSW1がオン状態からオフ状態に、またこれ に同期してスイッチSW2がオフ状態からオン状態にそ れぞれ切り替えられる。これにより、スイッチSW2に よってコイルL1に流れる電流が減らされるようにな る。このとき、容量Clは抵抗Rlを介して放電され、 接続ノードn2の電位Vn2は次第に低くなる。

# [0019]

上記のような動作を繰り返すことにより、コイルL1に 流れる電流ILは、図3(A)のように三角波状に変化 する。コイル電流ILの増加する期間、減少する期間に おいてのそれぞれの時間的な変化量は、コイルL1のイ ンダクタンスをLとすると、増加する期間では(Vin Lである。それに対して抵抗R1の抵抗値をRとすると、C1の電荷を充放電するために流れる電流をIcとすると増加する期間ではIc=(Vin-Vout)/Rであり、減少する期間ではIc=Vout/Rである。よって抵抗R1はILの変化量をリニアにノードn2に伝えるために用いられる。

# [0020]

これにより、出力電流 I o u t が一定である定常状態 (図3のT1, T3, T5の期間)では、コイルL1に はほぼ安定した電流 I L が流される。このときレギュレ 10 ータの出力電圧 V o u t は、スイッチSW1をオン・オフ制御する信号のデューティ比 to n / (ton+toff)をNとすると、V o u t = N・V i n で表わされる。ここで、tonはスイッチのオン期間、toffは オフ期間である。なお、上記スイッチSW1およびSW2を切り替える際には、図3(D),(E)のようにそれぞれ所定のデッドバンドを設けて2つのスイッチが同時にオン状態にされて貫通電流が流れるのを回避するような制御が行なわれる。

# [0021]

出力電流 I o u t が増加する遷移状態(T 2)においては、出力電圧 V o u t が急に下がるのに応じてその電位変化が容量 C 1 を介して接続ノード n 2 に伝わり、その電位 V n 2 が図3(B)のように急激に下がることによって、スイッチ S W 1 をオンさせる時間(S W 2 のオフ時間)を図3(D)のように延長させる。また、出力電流 I o u t が減少する遷移状態(T 4)においては、出力電圧 V o u t が急に上がるのに応じて接続ノード n 2の電位 V n 2 が上がることによって、図3(D)のようにスイッチ S W 1 をオフさせる時間を延長させるように 30動作する。

# [0022]

なお、図3には示されていないが、コイルの電流 I L が減少しているときに出力電流 I o u t が増加する遷移状態(T 2)に入るとスイッチSW1をオフさせる時間(SW2のオン時間)を短縮させ、コイルの電流 I L が増加しているときに出力電流 I o u t が減少する遷移状態(T 4)に入るとスイッチSW1をオンさせる時間を延長させるように動作する。

# [0023]

従来のヒステリシス・カレントモード制御方式のスイッチング・レギュレータは、エラーアンプを介して出力電圧の変化がヒステリシス・コンパレータにフィードバックされていたが、本実施例においては、上記のように出力電圧の変化が容量C1を介してヒステリシス・コンパレータH-CMPに直ちに伝わるため、出力電流Ioutの変化に対する応答特性が向上される。しかも、容量C1を介して入力インピーダンスの高いコンパレータH-CMPに出力の変化を伝える構成であるため、出力電圧に対する影響も少ない。また、入力電圧Vinの変化50

も抵抗R1を介して接続ノードn2に伝わり、ヒステリシス・コンパレータにフィードバックされるため、入力 電圧の変化に対するレギュレータの応答も速くなる。

### [0024]

本実施例のスイッチング・レギュレータのスイッチング 周波数 f s wは次式

で表わされる。この式より、本実施例のレギュレータのスイッチング周波数 f s wは抵抗R 1 と容量C 1 の値に依存するが、コイルL 1 のインダクタンスに依存しないことが分かる。抵抗素子はコイルに比べて製造バラツキがコイルと同程度であるが温度特性の小さなものが手に入り易い上、容量素子は製造バラツキがコイルと同程度であるが温度特性の小さなものがコイルに比べて安価に手に入る。また、スイッチング周波数を表わす式(b)内にコイルのインダクタンス値がないため、流れる電流によってインダクタンス値が変化する直流電流量骨性というコイル特有の問題を考慮する必要がない。そのため、従来のヒステリシス・カレントモード制御方式のスイッチング・レギュレータに比べてスイッチング周波数 f s wの変動を少なくすることができる。

# [0025]

さらに、本実施例のスイッチング・レギュレータは、コイルと直列に接続されるセンス抵抗が不要である。本実施例においても抵抗を使用しているが容量と直列に接続されており、直流電流のパスがない。そのため、従来のヒステリシス・カレントモード制御方式のスイッチング・レギュレータに比べて電力損失を減らすことができる。また、エラーアンプが不要になるため、応答特性が向上するとともに位相補償回路を設ける必要がなくなりその分回路規模を小さくすることができる。

# [0026]

図4 a は、本発明のスイッチング・レギュレータの第3 の実施例を示す。

本実施例は、第2の実施例におけるヒステリシスを有するコンパレータHーCMPの代わりに、通常のコンパレータCMPを用いるとともにこのコンパレータに入力される参照電圧VHYSを切り替えるようにしたものである。具体的には、基準電圧源VREF1と、該基準電圧 羽REF1で生成された基準電圧Vref1を分圧する直列抵抗R6、R7、R8および抵抗R8と並列に設けられたスイッチSW3からなる抵抗分割回路121とからなる参照電圧生成回路120を設け、抵抗R6とR7の接続ノードn3の電位を参照電圧VHYSとしてコンパレータCMPの反転入力端子に印加するように構成し、上記スイッチSW3をコンパレータCMPの出力で切り替えて参照電圧VHYSを変化させることによって、コンパレータCMPが見かけ上ヒステリシス特性を有するようにしたものである。

# [0027]

図4bにコンパレータCMPの反転入力端子に印加され る参照電圧VHYSとノードn2の電位Vn2の関係が 示されている。図4 a の回路は、ノード n 2 の電位 V n 2が参照電圧 V H Y S よりも高い時はスイッチ S W 3 を オンさせて参照電圧VHYSを下げ、ノードn2の電位 Vn2が参照電圧VHYSよりも低い時はスイッチSW 3をオフさせて参照電圧 V H Y S を上げるように動作さ

この実施例では、スイッチSW3をオンさせて抵抗R6 10 とR7の比で基準電圧Vref1を抵抗分割した電圧 と、スイッチSW3をオフさせて抵抗R6と抵抗R7, R8の和との比R6/(R7+R8)で基準電圧Vre f1を抵抗分割した電圧との差が、第1,2の実施例に おけるコンパレータH-CMPのヒステリシス電圧Vh y s と同一となるように設計すれば、第1, 2の実施例 のレギュレータと全く同じように動作させることができ る。なお、この実施例では、スイッチSW3をコンパレ -夕CMPの出力で制御して参照電圧VHYSを切り替 えるようにしているが、スイッチSW1とSW2の接続 20 ノード n 1 の電位を反転するインバータを設けてこのイ ンバータの出力でスイッチSW3をオン・オフさせても 同様の動作をさせることができる。

# [0028]

図4 c は、本発明のスイッチング・レギュレータの第4 の実施例を示す。

本実施例は、通常のコンパレータを2個用いてヒステリ シス特性を持たせたタイプである。具体的には、コンパ レータCMP1, 2の非反転入力端子にノードn2の電 位を入力し、コンパレータCMP1の非反転入力端子に 30 基準電圧源VREF1で生成された基準電圧Vref1

を入力し、コンパレータCMP2の非反転入力端子に基 準電圧Vref1を直列抵抗R8,R9で分圧した電圧 Vref1-Vhysを入力し、コンパレータCMP1 の出力を反転したものをRSフリップフロップ回路10 3のリセット端子に入力し、コンパレータCMP2の出 カをRSフリップフロップ回路103のセット端子に入 力することによってヒステリシス特性を有するようにし たものであり、この実施例では、ノードn2の電圧がV ref1より高くなるとスイッチSW1がオン状態から オフ状態になり、これに同期してスイッチSW2がオフ 状態からオン状態にそれぞれ切り替えられる。また抵抗 R8の両端に生ずる電圧がヒステリシス電圧Vhysと なり、接続ノードn2の電位Vn2がVrefーVhy sより低くなるとそれぞれのスイッチが反転するので第 1, 2, 3の実施例のレギュレータと同じように動作さ せることができる。

# [0029]

図5AはCRフィードバック・ヒステリシス制御回路を 示すある-つの実施例の回路構成図である。コイル(L 1) に流れる電流( | L) に比例した電圧をCR直列回 路をコイルの両端に並列に接続することで検出してい る。しかし、図3に示すようにコイルには寄生抵抗(R d c r) が存在し、この寄生抵抗により発生する電圧降 下分(IL・Rdcr)もフィードバック信号として検 出している。LSIが必要とする電流の増加に伴い寄生 抵抗による電圧降下も比例して大きくなる傾向にある。 従来のCRフィードバックヒステリシス制御回路では、 フィードバック電圧(Vfb1)は次式(1)で表され

かし、従来のCRフィードバックヒステリシス制御回路

のスイッチング周波数 (fsw1)は、式(3)で表さ

[0030] 【数1】

Vfb1=Vout+Vcf3=Vout+Rdcr 
$$\left\{ \frac{1+s \cdot (L1/Rdcr)}{1+s \cdot RF2 \cdot CF3} \right\}$$
 IL
$$= Vout+Rdcr \left( \frac{1+s \cdot T}{1+s \cdot T_1} \right) \text{IL}$$
(1)

# [0031]

 $zz\overline{c}$ , T=L1/Rdcr,  $T_1=RF2\cdot CF3$ ,  $s = j \omega$ ,  $\omega = 2 \pi f s w 1$  ( $f s w 1 : \lambda I = \lambda I =$ 周波数)である。コイルの寄生抵抗による電圧低下分を 低減する為には、式(2)のようにする必要がある。し

れることから、 [0032] 【数2】

$$\frac{L1}{RL} < RF2 \cdot CF1 \Leftrightarrow T < T_1 \tag{2}$$

【数3】

[0033]

$$fswl = \frac{Vout \cdot (Vin-Vout)}{Vin \cdot Vhys \cdot RF2 \cdot CF3} = \frac{Vout \cdot (Vin-Vout)}{Vin \cdot Vhys \cdot T_1}$$
(3)

# [0034]

コイルの寄生抵抗による電圧降下分をフィードバック信号から減らそうとすると、スイッチング周波数も減少してしまう。LSIの電源電圧の低電圧化・消費電流の増大、高di/dt化により、電源を各LSIの直近に分 10散して配置する傾向にある為に、電源の小型化が要求されている。電源の小型化の為には駆動周波数を高くする必要があり、コイルの寄生抵抗による電圧降下の影響をフィードバック信号から低減する為に、駆動周波数が減少するのは問題である。

### [0035]

図5 Bに図5 AのCRフィードバック・ヒステリシス制御回路を改良した回路を示すある一つの実施例の回路構成図である。このCRフィードバック・ヒステリシス制御回路は、コイル(L 1)に流れる電流(I L )に比例 20 した電圧と出力電圧(V o u t )を加算した電圧を検出する手段として、抵抗(RF2)と二つの容量(CF2及びCF3)を互いに直列接続し、それをコイル(L 1)に並列に接続している。

容量CF3と容量CF2の接続ノードn2の電位Vfb1と基準電圧源VREF1からの基準電圧Vref1をヒステリシス・コンパレータHCMPで比較し、ヒステリシスコンパレータHCMPの出力によりスイッチS1,S2をオン、オフ制御するように構成されている。【0036】

ここで、図5 I は、容量CF2を挿入しない場合における出力電流 I o u t と出力電圧 V o u t の関係を示し、図5 J は、容量CF2を挿入した場合における出力電流 I o u t と出力電圧 V o u t の関係を示す。

容量 CF2 を挿入しない場合は、コイル L1 の寄生抵抗

RLと出力電流ioutの積(Rdcr×lout)に比例してノードn2の電位が低下する為、出力電流loutが増えると出力電圧Voutが大きく低下する。これに対して容量CF2を挿入した場合は、コイルL1の寄生抵抗RLと出力電流loutの積(Rdcr×lout)に比例した電圧が容量CF2、CF3で分割される為、ノードn2の電位が低下する量が減少し、出力電流loutが増加した時における出力電圧Voutの低下量を容量CF2、CF3の比で調整することが可能である。

# [0037]

なお、出力電流 I o u t が増加した時における出力電圧 V o u t の低下量を、過渡的に出力電流 I o u t が減少 した時における出力電圧 V o u t のオーバーシュート量 と合わせることによって出力電流 I o u t の過渡的変化における出力電圧 V o u t の変動幅を最小にすることが 可能である。

### [0038]

このCRフィードバック・ヒステリシス制御回路は、フィードバック信号を容量(CF2)と容量(CF3)の間から取り出すことで、式(4)に表されるように、T < T2或いはCF2 > CF3とすることで寄生抵抗の影響を低減できる。ここで、T2 = RF2・CF3である。本発明のCRフィードバック・ヒステリシス制御回路のスイッチング周波数(fsw2)は、式(5)で表され、Vout ≫ (CF3/CF2)・Vhysとなる場合においては、式(6)のように近似できる。

[0039]

【数4】

$$Vfb1=Vout+Vcf3=Vout+Rdcr \left\{ \frac{1+s \cdot (L1/Rdcr)}{1+(CF2/CF3)+s \cdot RF2 \cdot CF3} \right\} IL$$

$$=Vout+Rdcr \left[ \frac{1+s \cdot T}{1+(CF2/CF3)+s \cdot T_2} \right] IL$$
(4)

[0040]

【数5】

$$fsw2 = \frac{\{Vout + (CF3/CF2) \cdot Vhys\} \cdot [Vin - \{Vout + (CF3/CF2) \cdot Vhys\}]}{Vin \cdot Vhys \cdot RF2 \cdot CF3}$$

$$= \frac{\{Vout + (CF3/CF2) \cdot Vhys\} \cdot [Vin - \{Vout + (CF3/CF2) \cdot Vhys\}]}{Vin \cdot Vhys \cdot T2}$$
(5)

[0041]

【数6】

$$fsw2 = \frac{\{Vout + (CF3/CF2) \cdot Vhys\} \cdot [Vin - \{Vout + (CF3/CF2) \cdot Vhys\}]}{Vin \cdot Vhys \cdot RF2 \cdot CF3}$$

$$\approx \frac{Vout \cdot (Vin - Vout)}{Vin \cdot Vhys \cdot T2}$$
(6)

# [0042]

このことは、電圧降下の影響を低減させても、スイッチング周波数には影響しないことを意味しており、その結果高スイッチング周波数においてもコイルの寄生抵抗の電圧降下分をフィードバック信号から取り除くことが可能となる。また、外付け回路に使用する素子数を極力少なくしたいという要求に対し、容量1個を付加するだけで、スイッチング周波数に依存せずに重負荷時の出力電圧のドロップ量を低減することが可能となる。

また、LSIの電源電圧の低電圧化に伴い、負荷変動時の電圧変化に対しても高精度な電圧制御が要求されている。平滑コンデンサを並列接続しコンデンサの直列抵抗を減らすこともできるが、コストや素子数の増加につながる。

# [0043]

そこで、負荷変動時の電圧変化に対する高精度な電圧制御法として、軽負荷時には出力電圧を基準電圧より高く設定し、重負荷時には基準電圧よりも低く設定することにより、負荷変動時の過渡的な電圧変化を含めて許容電圧範囲内に収めるDroop制御がある。図5Cは同じ平滑コンデンサでDroop制御を行った場合と行わない場合の出力電流変動時の出力電圧波形を示す。

# [0044]

この改良型CRフィードバック・ヒステリシス制御回路は、Droop制御を行った場合の電圧降下分(Vdrop)をコイル(L1)の寄生抵抗(Rdcr)を用いて、しかも周波数変化させることなく設定可能となる。【0045】

又、コイル(L 1)の所を、ダイオード、スイッチ、ト ランスである例においても同様の効果が得られ、以下に 示す。

コイルの両端にCfとRfを接続したのでは、出力電圧 (Vout)の変化を直接ヒステリシスコンパレータ (HCMP) ヘフィードバックできない。そこで、図5 Dのようにダイオードの両端にCfとRfを接続することで出力電圧の変化を直接フィードバックできる様になる。

同じくコイルの両端にCfとRfを接続したのでは、出力電圧の変化を直接ヒステリシスコンパレータ(HCMP)へフィードバックできない。そこで、図5Eのようにスイッチの両端にCfとRfを接続することで出力電圧の変化を直接フィードバックできる様になる。

# [0046]

同じく絶縁型の1次側の制御を行う場合、図5Fのように1次側と2次側で絶縁をとらないといけないので2次側のコイルの両端にCfとRfを接続した場合には何らかの絶縁手段をもちいて2次側から1次側へフィードバック信号を送らないといけないが、1次側のトランスの両端にCfとRfを接続することによって絶縁手段を用いずに直接フィードバックできるようになる。

# [0047]

抵抗(Rf1)と容量(Cf1)の間(fb)あるいは容量(Cf1)と容量(Cf2)の間(fb)から信号を取り出した場合、各素子間に流れる電流に比例した電圧にV1を加算した電圧(Vfb)を検出する。そこで、電圧V1を同時に検出し、図5G(a)~(d)のようにフィードバック信号と出力電圧の差をとることで、各素子に流れる電流に比例した電圧を検出することができ、各素子に流れる電流を検出できる(式(7)~(10))。

[0048]

電流検出のためには、電流検出用抵抗を挿入するのが一 般的であるが、LSIの消費電流が増加傾向にあり、わ ずかな抵抗値でも電流検出用抵抗で消費される電力が無 視できなくなる。CRフィードバック制御検出部を電流 検出としても用いることで、電流検出用抵抗が不要とな る。また、一つの回路でフィードバック信号と電流検出 用信号を取り出せるので回路を簡単にでき、素子数を低 減できる。

# [0050]

図6は、本発明のスイッチング・レギュレータの第6の 10 実施例を示す。

この実施例は、図2の実施例の回路において、抵抗R1 と容量C1の接続ノードn2と接地点との間に抵抗R2 と容量C2を接続したものである。この第6の実施例に よれば、第2の実施例の利点に加えて、抵抗R1とR2 の比で出力電圧Voutを調整することができるという 利点がある。つまり、この実施例においては、出力電圧 Voutは、Vout=R2/(R1+R2)・Vre f1で与えられる。従って、抵抗R1とR2の比を調整 することにより、基準電圧Vref1を変えずに出力電 20 圧Voutを任意に設定することができる。

なお、容量C2を設けているのは、抵抗R2を設けたこ とに伴い位相遅れや位相の進みが生じて過渡応答特性が 劣化するのを防止するためである。R1・C1=R2・ C2となるように、抵抗値および容量値を設定すること によって、位相遅れや位相の進みを小さくすることがで きる。

# [0051]

もし位相の遅れや進みが問題にならなければ抵抗 R 2 を 追加するだけで良く、容量C2を設ける必要な無い。ま 30 た積極的に位相の遅れや進みを調整したい場合は容量C 2にはR1・C1=R2・C2から外れた値を設定して も良い。また、図5aのように容量C3を追加すれば出 カ電流 I ou tが増加した時における出力電圧 V ou t の低下量を調整することが可能である。

# [0052]

図7は、本発明のスイッチング・レギュレータの第7の 実施例を示す。

この実施例は、図2の実施例の回路において、出力電圧 Voutを分圧する抵抗R4, R5と、分圧された電圧 40 と基準電圧Vref1との差電圧を検出するトランスコ ンダクタンス型アンプ(gmアンプ)からなるエラーア ンプEA1と、エラーアンプEA1の出力端子と接地点 の間に接続された抵抗R3とを設け、エラーアンプEA 1の出力端子をコンパレータH-CMPの基準側の入力 端子に接続したものである。この実施例によれば、コイ ルに寄生抵抗RdcrがあってもエラーアンプEA1に よって出力電圧が微調整されるので第1~6の実施例と 比べると出力電圧Voutの低下が生じない利点があ

力電圧Voutの変動幅が大きくなると言う短所もあ

# [0053]

また、この実施例は、エラーアンプEA1と抵抗R3の 分だけ第1の実施例に比べて出力電流の変化に対する応 答が遅くなるが、抵抗R4、R5の抵抗比により基準電 圧Vref1を変えずに出力電圧Voutを設定するこ とができるという利点がある。この実施例においては、 出力電圧Voutは、Vout=R5/(R4+R5) ·Vref1で与えられる。

# [0054]

なお、この実施例では、エラーアンプEAIの出力端子 と接地点の間に接続された抵抗R3を設けているが、抵 抗R3はレギュレータの出力端子すなわちコイルL1の 一方の端子とエラーアンプEA1の出力端子との間に接 続することも可能であり、ほぼ同様な効果が得られる。 抵抗R4、R5はIC内部に設けることも可能である が、外付け素子とすることによりユーザが出力電圧を任 **意に設定することができる。図1や図2のように、コイ** ルL1と並列の容量C1、抵抗R1を外付け累子とする 場合には、抵抗R4、R5を外付け素子で構成してもI Cの外部端子(ピン)数が増加しないため都合が良い。 [0055]

# 図8は、本発明のスイッチング・レギュレータの第8の 実施例を示す。

この実施例は、図4aの第4実施例と図7の第7実施例 を組み合わせたような実施例である。すなわち、図7の 実施例において、ヒステリシス・コンパレータH-CM Pの代わりに通常のコンパレータCMPを用いるととも に、エラーアンプEAの出力端子と接地点の間に直列の 抵抗R6、R7、R8を接続し、このうち抵抗R8と並 列にスイッチSW3を設け、コンパレータCMPの反転 入力端子に印加される比較電圧を切り替えることで該コ ンパレータCMPがヒステリシス特性を示すようにした ものである。

# [0056]

なお、この実施例では、スイッチSW3は主スイッチS W1と同期スイッチSW2との接続ノードn1の電位を インバータINVで反転した信号でオン・オフ制御する ように構成されている。これは図4aの実施例において 変形例として説明した構成であり、このスイッチSW3 は図4aの実施例と同様にコンパレータCMPの出力で 直接制御することも可能であり、それによってインバー タINVを不要とすることができる。また、この実施例 では、エラーアンプEAとして、gmアンプでなく電圧 入力一電圧出力型の差動アンプを用いることができる。

# [0057]

図9は、本発明のスイッチング・レギュレータの第9の 実施例を示す。

る。ただし、出力電流Ioutの過渡的変化における出 50 この実施例は、図2の第2実施例において、出力電圧V

outとノードn2の電位Vn2とを入力とするgmア ンプからなるカレントセンスアンプCSAと、該カレン トセンスアンプの出力電流 Iocsaを電圧に変換する 抵抗R3と、変換された電圧と基準電圧Vref2とを 比較する第1のコンパレータCMP2と、抵抗R3によ り変換された電圧Vocsaと基準電圧Vref3 (< Vref2)とを比較する第2のコンパレータCMP3 と、コンパレータCMP2の出力とヒステリシス・コン パレータH-CMPの出力との論理和をとるANDゲー トG1とを設け、過電流が流れる状態と軽負荷の状態と 10 をそれぞれ検出して、レギュレータの状態に応じてスイ ッチング制御回路100による制御を変更するようにし たものである。

# [0058]

この実施例の回路では、出力電流 I o u t が増大すると 出力電圧Voutとノードn2の電位Vn2との差が大 きくなり、カレントセンスアンプCSAの出力電流 Io csaが増大して電圧Vocsaが高くなる。そして、 電圧Vocsaが基準電圧Vref2よりも高くなると コンパレータCMP2の出力がロウレベルに変化してA 20 NDゲートG1の出力がロウレベルに固定される。する と、スイッチング制御回路100は主スイッチSW1を オフし同期スイッチSW2をオンさせてコイルに流す電 流を減らす。これにより、出力電流Ioutがある値以 上流れないように制限(過電流保護)することができ る。

# [0059]

また、出力電流 I o u t が小さくなると、出力電圧 V o utとノードn2の電位Vn2との差が小さくなり、カ レントセンスアンプCSAの出力電流Iocsaが減少 30 して電圧Vocsaが低くなる。そして、電圧Vocs aが基準電圧Vref3よりも低くなると、コンパレー 夕CMP3の出力がハイレベルに変化する。すると、ス イッチング制御回路100は主スイッチSW1と同期ス イッチSW2を共にオフさせてコイルに流す電流を減ら す。これにより、出力電流 I o u t がある値以下しか流 れない軽負荷状態での電力効率を向上させることができ る。

# [0060]

図10は、本発明をヒステリシス・カレントモード制御 40 方式の昇圧型スイッチング・レギュレータに適用した実 施例を示す。

この実施例の昇圧型スイッチング・レギュレータでは、 同期スイッチ(SW2)がなく、代わりにコイルL1と 直列に逆流防止用のダイオードD2が設けられている。 また、主スイッチSW3はコイルL1とダイオードD2 の接続ノード n 3 と接地点との間に設けられている。

# [0061]

従来(米国特許第5,825,165)のヒステリシス

夕では、コイルL1と直列に電流センス用の抵抗 (21 6) が設けられているが、本発明の図10の実施例で は、コイルし1と並列に直列形態の容量C1および抵抗 R 1 が接続され、容量 C 1 と抵抗 R 1 の接続ノード n 2 の電位Vn2がヒステリシス・コンパレータH-CMP の非反転入力端子に入力されている。ヒステリシス・コ ンパレータH-CMPの反転入力端子には、出力電圧V outを抵抗R4とR5で分圧した電圧と基準電圧Vr ef1とを比較するエラーアンプEA2の出力Verr が入力されている。この実施例においても電流センス用 の抵抗がコイルL1と直列に設けられていないため、従 来に比べて電力損失が少ないという利点がある。

# [0062]

ダイオードD2の代わりに主スイッチSW3と相補的に オン、オフされる同期スイッチを設けたり、出力電圧の 調整を可能にするエラーアンプEA2と抵抗R4,R5 を省略してヒステリシス・コンパレータH-CMPに直 接基準電圧Vref1を印加するように構成しても良 い。

### [0063]

また、図8の実施例と同様に、ヒステリシス・コンパレ **一夕H-CMPの代わりに通常のコンパレータを用いて** その参照電圧を切り替えることでヒステリシス特性を付 与するように構成しても良い。さらに、コイルL1と並 列に直列形態の容量 C 1 および抵抗 R 1 を接続する代わ りに、ダイオードD2と並列に直列形態の容量C1およ び抵抗R1を接続しても良い。ただし、その場合、電圧 の変化の大きい出力端子側に容量C1を接続し、ダイオ ードD2のアノード端子側に抵抗R1を接続するのが良 い。

# [0064]

図11は、本発明を昇圧と降圧のいずれも可能な昇降圧 型スイッチング・レギュレータに適用した実施例を示 す。

この実施例の昇降圧型スイッチング・レギュレータは、 図10の昇圧型スイッチング・レギュレータにおいてコ イルL1と直列にスイッチSW1を、またこのスイッチ SW1およびコイルL1の接続ノードn1と接地点との 間に逆向きのダイオードD1を追加したような構成を備 えている。スイッチSW1はSW3と同じタイミングで オン、オフしても良いし、若干のディレイをおいてオ ン、オフさせても良い。

# [0065]

この実施例では、図10の実施例と同様にコイルL1と 直列の電流センス用抵抗がなく、コイルL1の代わりに ダイオードD2と並列に直列形態の容量C1および抵抗 R1が接続され、容量C1と抵抗R1の接続ノードn2 の電位がヒステリシス・コンパレータH-CMPの非反 転入力端子に入力されている。この実施例においても電 ・カレントモード制御方式のスイッチング・レギュレー 50 流センス用の直列抵抗がないため、従来に比べて電力損

失が少ないという利点がある。

### [0066]

ダイオードD1、D2の代わりに主スイッチSW1、S W3と相補的にオン、オフされる同期スイッチを設けた り、出力電圧の調整を可能にするエラーアンプEA2と 抵抗R4、R5を省略してヒステリシス・コンパレータ H-CMPに直接基準電圧Vref1を印加するように 構成しても良い。また、図8の実施例と同様に、ヒステ リシス・コンパレータH-CMPの代わりに通常のコン パレータを用いてその参照電圧を切り替えることでヒス 10 テリシス特性を付与するように構成しても良い。

### . [0067]

さらに、ダイオードD2と並列に直列形態の容量C1お よび抵抗R1を接続する代わりに、図10の実施例と同 様に、コイルし1と並列に直列形態の容量C1および抵 抗R1を接続しても良い。その場合、容量C1と抵抗R 1は図10と同じ関係に接続しても良いし、スイッチS W1との接続ノードn1側に容量C1を接続し、ダイオ ードD2のアノード端子側に抵抗R1を接続してもよ W.

### [0068]

図12は、本発明を負電圧を発生するヒステリシス・カ レントモード制御方式のスイッチング・レギュレータに 適用した実施例を示す。

この実施例の負電圧生成スイッチング・レギュレータ は、図10の昇圧型スイッチング・レギュレータにおけ るコイルL1とスイッチSW3の位置を逆にしたような 構成を備えている。また、逆流防止用のダイオードD3 は、図10のダイオードD2と逆向きである。この実施 例では、図10の実施例と同様にコイルし1と直列の電 30 流センス用抵抗がなく、コイルL1と並列に直列形態の 容量C1および抵抗R1が接続され、容量C1と抵抗R 1の接続ノードn2の電位がヒステリシス・コンパレー タH-CMPの非反転入力端子に入力されている。この 実施例においても電流センス用の直列抵抗がないため、 従来に比べて電力損失が少ないという利点がある。

# [0069]

ダイオードD3の代わりに主スイッチSW3と相補的に オン、オフされる同期スイッチを設けたり、出力電圧の 調整を可能にするエラーアンプEA2と抵抗R4、R5 40 を省略してヒステリシス・コンパレータHーCMPに直 接基準電圧Vref1を印加するように構成しても良 い。また、図8の実施例と同様に、ヒステリシス・コン パレータH-CMPの代わりに通常のコンパレータを用 いてその参照電圧を切り替えることでヒステリシス特性 を付与するように構成しても良い。

# [0070]

図13は、本出願の第2の発明の実施例を示す。 この実施例は、図4aの実施例のようにコンパレータC

を生成してヒステリシス特性を付与するようにしたスイ ッチング・レギュレータに第2発明を適用したものであ る。具体的には、基準電圧源VREF1の基準電圧Vァ ef1を抵抗R6、R7、R8で分圧してコンパレータ CMPに印加される2段階の参照電圧VHYSを生成す る抵抗分割回路121の抵抗R8と並列にMOSFET TR1を設け、該MOSFET TR1のオン抵抗を PLL(フェーズ・ロックド・ループ)と類似の構成を 有する回路で変化させることで、抵抗分割回路121で 生成される参照電圧VHYSを補正するようにしたもの である。

# [0071]

図1, 2や図4aの回路においては、前述の式(b)よ り、入力電圧Vinや出力電圧Voutが変化するとス イッチング周波数 f s wが変化することが分かる。そし て、通信機能やオーディオ再生機能を有する電子機器で はレギュレータのスイッチング周波数fswが変化して 通信周波数に一致したりすると、電磁干渉によって可聴 帯域にビートノイズを発生させるおそれがある。そこ で、この実施例においては、入力電圧Vinや出力電圧 Voutの変化にかかわらずレギュレータのスイッチン グ周波数fswを常にシステムの基準クロックφcの周 波数frefと一致させるように参照電圧VHYSを補 正することによって、ノイズの発生を抑制するようにし たものである。

# [0072]

具体的には、レギュレータのスイッチング周波数 f s w と同じ周期で変化するスイッチSW1とSW2の接続ノ ードn1の電位Vn1 (スイッチSW1の制御信号でも 可)の周波数とシステムの基準クロック o c の周波数と の差を検出して周波数差に応じた信号UP、DNを出力 する周波数比較器101と、該周波数比較器101の出 カ信号UP、DNによって動作するチャージポンプ回路 102と、該チャージポンプ回路102により充放電さ れる容量を含み制御電圧Vcを生成するループフィルタ 103とを備え、該ループフィルタ103の電圧Vcが 上記MOSFET TR1のゲート端子に印加されるよ うに構成されている。また、ループフィルタ103とチ ャージポンプ回路102との間にスイッチSW11、S W12が設けられている。なお、PLL回路では一般に 位相比較器が使用されるが、周波数の引込みを早くする ために位相比較器と周波数比較器とが設けられることが あり、本実施例ではそのうち周波数比較器のみ用いるよ うな回路構成とすることができる。

# [0073]

この実施例の回路は、ノードn1の電位Vn1すなわち レギュレータのスイッチング周波数が相対的に高くなる と、ループフィルタ103の電圧Vcが高くなってMO SFET TR1のオン抵抗が小さくされ、これによっ MPに印加される電圧として2段階の参照電圧VHYS 50 て抵抗R8との合成抵抗が小さくなって参照電圧VHY Sが下がる。また、ノードn1の電位Vn1の変化周波数が相対的に低くなると、ループフィルタ103の電圧Vcが低くなってMOSFET TR1のオン抵抗が大きされ、これによって、抵抗R8との合成抵抗が大きくなって参照電圧VHYSが高くなるように動作される。【0074】

図14には、本実施例におけるレギュレータのスイッチング周波数fswとループフィルタ103の電圧Vcおよび参照電圧VHYSとの関係が示されている。図14のように、スイッチング周波数fswに比例して増加す 10る電圧Vcに反比例するように参照電圧VHYSを補正することにより、レギュレータのスイッチング周波数fswが常にシステムの基準クロックφcの周波数frefと一致もしくは近い値になるように制御が行なわれる。その結果、レギュレータで発生したスイッチングノイズによって可聴帯域にビートノイズが発生するのが防止される。

# [0075]

ところで、常に上記PLL回路を動作させてMOSFE T TR1のオン抵抗を制御して参照電圧VHYSを変 20 化させると、図3のタイミングチャートで説明した出力電流Ioutに変化が生じた際(過渡期間T2, T4)に行なわれるスイッチSW1,SW2のオン・オフ時間の制御によってノードn1の電位Vn1の変化周期が延長もしくは短縮されるため、周波数比較器101の出力が一時的に支障をきたすことになる。そこで、本実施例においては、スイッチSW1とSW2の接続ノードn1の電位Vn1(スイッチSW1の制御信号でも可)を監視する監視回路104を設け、スイッチSW1のオン時間が所定時間以上継続した時は速やかにスイッチSW1 301,SW12をオフして周波数比較器101の出力がチャージポンプ102に供給されないような制御が行なわれるようにされている。

# [0076]

図16は本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの一実施例を示す。

この実施例のスイッチング・レギュレータは、電池などの直流電源PSから供給される直流電圧Vinが入力される電圧入力端子VINと接地点(GND)との間に直 40列に接続されたMOSFETなどからなるスイッチSW1,SW2と、該スイッチSW1とSW2の中間ノードn1と出力端子VOUTとの間に接続されたインダクタとしてのコイルL1と、出力端子VOUTと接地点との間に接続された平滑容量C0と、上記スイッチSW1,SW2のゲートに印加されてこれらをオン、オフ制御する信号(制御パルス)を生成するスイッチング制御回路100と、上記コイルL1と並列に接続された直列形態の抵抗R1および容量C1と、該抵抗R1および容量C1の接続ノードn2の電位Vn2と基準電圧源VREF 50

1からの基準電圧 V r e f 1 とを比較するヒステリシス・コンパレータH - C M P とを備え、該コンパレータH - C M P の出力をスイッチング制御回路 1 0 0 へ供給させるように構成されている。

# [0077]

図16において、抵抗RLとして示されているのは、本 実施例のスイッチング・レギュレータからの電圧の供給 を受けて動作するCPUのような負荷としての半導体集 積回路である。スイッチSW1とSW2は相補的にオ ン、オフ動作されることにより、オン・オフ制御パルス のデューティ比に応じた電流がコイルし1より出力され る。ここで、ヒステリシス・コンパレータH-СMP は、非反転入力端子に入力されている電圧が反転入力端 子に印加されている基準電圧よりも高い時はしきい値が 低く見え、非反転入力端子に入力されている電圧が反転 入力端子に印加されている基準電圧よりも低くなるとし きい値が所定の電位だけ高くなるように見えるコンパレ ータのことである。このような特性を有するコンパレー 夕回路は公知であるので、具体的な回路の例示と説明は 省略する。コンパレータは、MOSFETで構成された 入力インピーダンスの高い回路を使用するのが望まし L1.

# [0078]

なお、図16において、一点鎖線で囲まれた部分は単結晶シリコンのような1個の半導体チップ上に半導体集積回路として構成される。つまり、コイルL1や容量C1、抵抗R1、スイッチSW1、SW2は外付け素子として接続されている。これにより、精度の高いレギュレータを実現できる。

ただし、このような構成に限定されるものでなく、図17に示すように、スイッチSW1,SW2を1Cチップ内部に取り込んだり、コイルL1と並列の容量C1、抵抗R1を1Cチップ内部に取り込むようにしても良い。これらの素子を1Cチップ内部に取り込むことにより電源装置の部品点数を減らし小型化を図ることができる。スイッチSW1,SW2は出力電流が大きいシステムに使用される電源装置では比較的大きな電流を流す必要があるため外付け素子で構成することが望ましいが、出力電流が小さいシステムに使用される電源装置ではチップ上に形成された素子を使用することができる。

# [0079]

次に、上記実施例のスイッチング・レギュレータの具体 的な動作を、図18のタイミングチャートを用いて説明 する。

実施例のスイッチング・レギュレータは、抵抗R1と容量C1との接続ノードn2の電位Vn2がヒステリシス・コンパレータH-CMPに入力されている基準電圧Vrefより下がるとコンパレータの出力が反転する。すると、コイルL1に電流を流し込む主スイッチSW1がスイッチング制御回路100によってオフ状態からオン

状態に切り替えられ、これに同期してコイルL1に流す電流を減らすように作用する同期スイッチSW2がオン状態からオフ状態に切り替えられる。これにより、スイッチSW1を介して電源端子VinからコイルL1へ電流が流し込まれるようになる。このとき、容量C1は抵抗R1を介して充電され、接続ノードn2の電位Vn2が次第に高くなる。

# [0080]

また、ヒステリシス・コンパレータH-CMPは、そのヒステリシス電圧をVhysとおくと、接続ノードn2 10の電位Vn2がVref+Vhysより高くなると出力が反転する。すると、スイッチング制御回路100により主スイッチSW1がオン状態からオフ状態に、またこれに同期して同期スイッチSW2がオフ状態からオン状態にそれぞれ切り替えられる。これにより、スイッチSW2によってコイルL1に流れる電流が減らされるようになる。このとき、容量C1は抵抗R1を介して放電され、接続ノードn2の電位Vn2は次第に低くなる。

# [0081]

上記のような動作を繰り返すことにより、コイルL1に 20 流れる電流ILは、図18(A)のように三角波状に変 化する。コイル電流ILは、コイルのインダクタンスを Lとすると、増加する期間では(Vin-Vout)/ Lであり、減少する期間ではVout/Lである。 これにより、出力電流 I o u t が一定である定常状態 (図18のT1, T3, T5の期間) では、コイルL1 にはほぼ安定した電流ILが流される。このときレギュ レータの出力電圧Voutは、主スイッチSW1をオン ・オフ制御する信号のデューティ比ton/(ton+ toff)をNとすると、Vout=N・Vinで表わ 30 される。ここで、tonはスイッチのオン期間、tof fはオフ期間である。なお、上記主スイッチSW1およ びSW2を切り替える際には、図18(D), (E)の ようにそれぞれ所定のデッドバンドを設けて2つのスイ ッチが同時にオン状態にされて貫通電流が流れるのを回 避するような制御が行なわれる。

# [0082]

出力電流 I o u t が増加する遷移状態(T 2)においては、出力電圧 V o u t が急に下がるのに応じてその電位変化が容量 C 1 を介して接続ノード n 2 に伝わり、その 40電位 V n 2 が図 1 8 (B)のように急激に下がることによって、スイッチ S W 1 をオンさせる時間(S W 2 のオフ時間)を図 1 8 (D)のように延長させる。また、出力電流 I o u t が減少する遷移状態(T 4)においては、出力電圧 V o u t が急に上がるのに応じて接続ノード n 2 の電位 V n 2 が上がることによって、図 1 8 (D)のようにスイッチ S W 1 をオフさせる時間を延長させるように動作する。

# [0083]

なお、図18には示されていないが、コイルの電流!L 50 その分回路規模を小さくすることができる。

が減少しているときに出力電流 I o u t が増加する遷移状態(T 2)に入るとスイッチ S W 1 をオフさせる時間(S W 2 のオン時間)を短縮させ、コイルの電流 I L が増加しているときに出力電流 I o u t が減少する遷移状態(T 4)に入るとスイッチ S W 1 をオンさせる時間を延長させるように動作する。

### [0084]

従来のヒステリシス・カレントモード制御方式のスイッチング・レギュレータは、エラーアンプを介して出力電圧の変化がヒステリシス・コンパレータにフィードバックされていたが、本実施例においては、上記のように出力電圧の変化が容量素子C1を介してヒステリシス・コンパレータHーCMPに直ちに伝わるため、出力電流・のutの変化に対する応答特性が向上される。しかも、容量素子C1を介して入力インピーダンスの高いコンパレータHーCMPに出力の変化を伝える構成であるため、出力電圧に対する影響も少ない。また、入力電圧Vinの変化も抵抗R1を介して接続ノードn2に伝わり、ヒステリシス・コンパレータにフィードバックされるため、入力電圧の変化に対するレギュレータの応答も速くなる。

# [0085]

本実施例のスイッチング・レギュレータのスイッチング 周波数fswは次式

 $fsw=Vout (Vin-Vout) / Vin \cdot Vh$ ys · R 1 · C 1 · · · · (b)

で表わされる。この式より、本実施例のレギュレータのスイッチング周波数 f s wは抵抗R1と容量C1の値に依存するが、コイルL1のインダクタンスに依存しないことが分かる。抵抗素子はコイルに比べて製造パラツキがコイルと同程度であるが温度特性の小さなものが手に入り易い上、容量素子は製造パラツキがコイルと同程度であるが温度特性の小さなものがコイルに比べて安価に手に入る。また、スイッチング周波数を表わす式(b)内にコイルのインダクタンス値が変化する直流電流重畳特性というコイル特有の問題を考慮する必要がない。そのため、従来のヒステリシス・カレントモード制御方式のスイッチング・レギュレータに比べてスイッチング周波数 f s wの変動を少なくすることができる。

# [0086]

さらに、本実施例のスイッチング・レギュレータは、コイルと直列に接続されるセンス抵抗が不要である。本実施例においても抵抗を使用しているが容量と直列に接続されており、直流電流のパスがない。そのため、従来のヒステリシス・カレントモード制御方式のスイッチング・レギュレータに比べて電力損失を減らすことができる。また、エラーアンプが不要になるため、応答特性が向上するとともに位相補償回路を設ける必要がなくなりその分回路規模を小さくすることができる。

# [0087]

図19は、本発明の降圧型スイッチング・レギュレータ の他の実施例を示す。本実施例は、第1の実施例におけ るヒステリシスを有するコンパレータH-CMPの代わ りに、通常のコンパレータCMPを用いるとともにこの コンパレータに入力される参照電圧VHYSを切り替え るようにしたものである。具体的には、基準電圧源VR EF1と、該基準電圧源VREF1で生成された基準電 圧Vref1を分圧する直列抵抗R6,R7,R8およ び抵抗R8と並列に設けられたスイッチSW3からなる 10 抵抗分割回路121とからなる参照電圧生成回路120 を設け、抵抗R6とR7の接続ノードn3の電位を参照 電圧VHYSとしてコンパレータCMPの反転入力端子 に印加するように構成し、上記スイッチSW3をコンパ レータCMPの出力で切り替えて参照電圧VHYSを変 化させることによって、コンパレータCMPが見かけ上 ヒステリシス特性を有するようにしたものである。

# [0088]

図20にコンパレータCMPの反転入力端子に印加される参照電圧VHYSとノードn2の電位Vn2の関係が20示されている。図19の回路は、ノードn2の電位Vn2が参照電圧VHYSよりも高い時はスイッチSW3をオンさせて参照電圧VHYSを下げ、ノードn2の電位Vn2が参照電圧VHYSよりも低い時はスイッチSW3をオフさせて参照電圧VHYSを上げるように動作される。

# [0089]

この実施例では、スイッチSW3をオンさせて抵抗R6とR7の比で基準電圧Vref1を抵抗分割した電圧と、スイッチSW3をオフさせて抵抗R6と抵抗R7, 30R8の和との比R6/(R7+R8)で基準電圧Vref1を抵抗分割した電圧との差が、第1の実施例におけるコンパレータHーCMPのヒステリシス電圧Vhysと同一となるように設計すれば、第1の実施例のレギュレータと全く同じように動作させることができる。なお、この実施例では、スイッチSW3をコンパレータCMPの出力で制御して参照電圧VHYSを切り替えるようにしているが、スイッチSW1とSW2の接続ノードn1の電位を反転するインバータを設けてこのインバータの出力でスイッチSW3をオン・オフさせても同様の40動作をさせることができる。

# [0090]

図21は、本発明のスイッチング・レギュレータの他の 実施例を示す。

この実施例は、図16の実施例の回路において、抵抗 R 1と容量 C 1 の接続ノード n 2 と接地点との間に抵抗 R 2 と容量 C 2 を接続したものである。この第3実施例に よれば、第1の実施例の利点に加えて、抵抗 R 1 と R 2 の比で出力電圧 V o u t を調整することができるという 利点がある。つまり、この実施例においては、出力電圧 50

 $Voutは、<math>Vout=R2/(R1+R2)\cdot Vre$  f 1 で与えられる。従って、抵抗 R1 と R2 の比を調整 することにより、基準電圧 Vre f 1 を変えずに出力電 EVout を任意に設定することができる。

なお、容量C2を設けているのは、抵抗R2を設けたことに伴い位相遅れや位相の進みが生じて過渡応答特性が劣化するのを防止するためである。R1・C1=R2・C2となるように、抵抗値および容量値を設定することによって、位相遅れや位相の進みを小さくすることができる。

# [0091]

図22は、本発明のスイッチング・レギュレータの他の 実施例を示す。

この実施例は、図16の実施例の回路において、出力電圧Voutを分圧する抵抗R4,R5と、分圧された電圧と基準電圧Vref1との差電圧を検出するトランス・コンダクタンス型アンプ(gmアンプ)からなるエラーアンプEA1と、エラーアンプEA1の出力端子と接地点の間に接続された抵抗R3とを設け、エラーアンプEA1の出力端子をコンパレータHーCMPの基準側の入力端子に接続したものである。この実施例によれば、コイルL1と直列のセンス抵抗がないので、第1の実施例と同様に従来の回路に比べて電力損失が少ないという利点がある。

# [0092]

また、この実施例は、エラーアンプEA1と抵抗R3の分だけ第1の実施例に比べて出力電流の変化に対する応答が遅くなるが、抵抗R4,R5の抵抗比により基準電圧Vref1を変えずに出力電圧Voutを設定することができるという利点がある。この実施例においては、出力電圧Voutは、Vout=R5/(R4+R5)・Vref1で与えられる。

なお、この実施例では、エラーアンプEA1の出力端子と接地点の間に接続された抵抗R3を設けているが、抵抗R3はレギュレータの出力端子すなわちコイルL1の一方の端子とエラーアンプEA1の出力端子との間に接続することも可能であり、ほぼ同様な効果が得られる。抵抗R4,R5はIC内部に設けることも可能であるが、外付け素子とすることによりユーザが出力電圧を任意に設定することができる。図16や図17のように、コイルL1と並列の容量C1、抵抗R1を外付け素子とする場合には、抵抗R4,R5を外付け素子で構成してもICの外部端子(ピン)数が増加しないため都合が良い。

# [0093]

図23は、本発明のスイッチング・レギュレータの他の 実施例を示す。

この実施例は、図19の実施例と図22の実施例を組み合わせたような実施例である。すなわち、図22の実施例において、ヒステリシス・コンパレータH-CMPの

代わりに通常のコンパレータCMPを用いるとともに、エラーアンプEAの出力端子と接地点の間に直列の抵抗R6,R7,R8を接続し、このうち抵抗R8と並列にスイッチSW3を設け、コンパレータCMPの反転入力端子に印加される比較電圧を切り替えることで該コンパレータCMPがヒステリシス特性を示すようにしたものである。

# [0094]

なお、この実施例では、スイッチSW3は主スイッチSW1と同期スイッチSW2との接続ノードn1の電位を 10インバータINVで反転した信号でオン・オフ制御するように構成されている。これは図19の実施例において変形例として説明した構成であり、このスイッチSW3は図19の実施例と同様にコンパレータCMPの出力で直接制御することも可能であり、それによってインバータINVを不要とすることができる。また、この実施例では、エラーアンプEAとして、gmアンプでなく電圧入力一電圧出力型の差動アンプを用いることができる。【0095】

図24は、本発明のスイッチング・レギュレータのさら 20 に他の実施例を示す。この実施例は、図16の実施例において、出力電圧Voutとノードn2の電位Vn2とを入力とするgmアンプからなるカレントセンスアンプ CSAと、該カレントセンスアンプの出力電流 Iocsaを電圧に変換する抵抗R3と、変換された電圧と基準電圧Vref2とを比較する第1のコンパレータCMP2と、抵抗R3により変換された電圧Vocsaと基準電圧Vref3(<Vref2)とを比較する第2のコンパレータCMP3と、コンパレータCMP2の出力とヒステリシス・コンパレータH-CMPの出力との論理30和をとるANDゲートG1とを設け、過電流が流れる状態と軽負荷の状態とをそれぞれ検出して、レギュレータの状態に応じてスイッチング制御回路100による制御を変更するようにしたものである。

# [0096]

この実施例の回路では、出力電流 I o u t が増大すると出力電圧 V o u t とノード n 2 の電位 V n 2 との差が大きくなり、カレントセンスアンプ C S A の出力電流 I o c s a が増大して電圧 V o c s a が高くなる。そして、電圧 V o c s a が基準電圧 V r e f 2 よりも高くなると 40 コンパレータ C M P 2 の出力がロウレベルに変化して A N D ゲート G 1 の出力がロウレベルに固定される。すると、スイッチング制御回路 1 0 0 は主スイッチ S W 1 をオフし同期スイッチ S W 2 をオンさせてコイルに流す電流を減らす。これにより、出力電流 I o u t がある値以上流れないように制限(過電流保護)することができる。

# [0097]

また、出力電流 I o u t が小さくなると、出力電圧 V o 圧の変化の大きい出力端子側に容量 C 1 を接続し、ダイ u t とノード n 2 の電位 V n 2 との差が小さくなり、カ 50 オード D 2 のアノード端子側に抵抗 R 1 を接続するのが

レントセンスアンプCSAの出力電流Iocsaが減少して電圧Vocsaが低くなる。そして、電圧Vocsaが低くなる。そして、電圧Vocsaが基準電圧Vref3よりも低くなると、コンパレータCMP3の出力がハイレベルに変化する。すると、スイッチング制御回路100は主スイッチSW1と同期スイッチSW2を共にオフさせてコイルに流す電流を減らす。これにより、出力電流Ioutがある値以下しか流れない軽負荷状態での電力効率を向上させることができる。

# [0098]

図25は、本発明をヒステリシス・カレントモード制御 方式の昇圧型スイッチング・レギュレータに適用した実 施例を示す。

この実施例の昇圧型スイッチング・レギュレータでは、同期スイッチ(SW2)がなく、代わりにコイルL1と直列に逆流防止用のダイオードD2が設けられている。また、主スイッチSW3はコイルL1とダイオードD2の接続ノードn3と接地点との間に設けられている。

従来(米国特許第5、825、165)のヒステリシス・カレントモード制御方式のスイッチング・レギュレータでは、コイルL1と直列に電流センス用の抵抗(216)が設けられているが、本発明の図25の実施例では、コイルL1と並列に直列形態の容量C1および抵抗R1が接続され、容量C1と抵抗R1の接続ノードn2の電位Vn2がヒステリシス・コンパレータHーCMPの非反転入力端子に入力されている。ヒステリシス・コンパレータHーCMPの非反転入力端子に入力されている。ヒステリシス・コンパレータHーCMPの反転入力端子には、出力電圧Voutを抵抗R4とR5で分圧した電圧と基準電圧Vref1とを比較するエラーアンプEA2の出力Verrが入力されている。この実施例においても電流センス用の抵抗がコイルL1と直列に設けられていないため、従来に比べて電力損失が少ないという利点がある。

# [0100]

ダイオードD2の代わりに主スイッチSW3と相補的にオン、オフされる同期スイッチを設けたり、出力電圧の調整を可能にするエラーアンプEA2と抵抗R4,R5を省略してヒステリシス・コンパレータH-CMPに直接基準電圧Vref1を印加するように構成しても良い

# [0101]

また、図23の実施例と同様に、ヒステリシス・コンパレータH-CMPの代わりに通常のコンパレータを用いてその参照電圧を切り替えることでヒステリシス特性を付与するように構成しても良い。さらに、コイルL1と並列に直列形態の容量C1および抵抗R1を接続する代わりに、ダイオードD2と並列に直列形態の容量C1および抵抗R1を接続しても良い。ただし、その場合、電圧の変化の大きい出力端子側に容量C1を接続し、ダイオードD2のアノード端子側に抵抗R1を接続するのが

良い。

# [0102]

図26は、本発明を昇圧と降圧のいずれも可能な昇降圧 型スイッチング・レギュレータに適用した実施例を示 す。

この実施例の昇降圧型スイッチング・レギュレータは、 図25の昇圧型スイッチング・レギュレータにおいてコ イルL1と直列にスイッチSW1を、またこのスイッチ SW1およびコイルし1の接続ノードn1と接地点との 間に逆向きのダイオードD1を追加したような構成を備 10 えている。スイッチSW1はSW3と同じタイミングで オン、オフしても良いし、若干のディレイをおいてオ ン、オフさせても良い。

### [0103]

この実施例では、図25の実施例と同様にコイルL1と 直列の電流センス用抵抗がなく、コイルL1の代わりに ダイオードD2と並列に直列形態の容量C1および抵抗 R1が接続され、容量C1と抵抗R1の接続ノードn2 の電位がヒステリシス・コンパレータH-CMPの非反 転入力端子に入力されている。この実施例においても電 20 流センス用の直列抵抗がないため、従来に比べて電力損 失が少ないという利点がある。

# [0104]

ダイオードD1,D2の代わりに主スイッチSW1,S W3と相補的にオン、オフされる同期スイッチを設けた り、出力電圧の調整を可能にするエラーアンプEA2と 抵抗R4、R5を省略してヒステリシス・コンパレータ H-CMPに直接基準電圧Vref1を印加するように 構成しても良い。また、図23の実施例と同様に、ヒス テリシス・コンパレータH-CMPの代わりに通常のコ ンパレータを用いてその参照電圧を切り替えることでヒ ステリシス特性を付与するように構成しても良い。

さらに、ダイオードD2と並列に直列形態の容量C1お よび抵抗R1を接続する代わりに、図25の実施例と同 様に、コイルL1と並列に直列形態の容量C1および抵 抗R1を接続しても良い。その場合、容量C1と抵抗R 1は図25と同じ関係に接続しても良いし、スイッチS W1との接続ノードn1側に容量C1を接続し、ダイオ ードD2のアノード端子側に抵抗R1を接続してもよ い。

# [0106]

図27は、本発明を負電圧を発生するヒステリシス・カ レントモード制御方式のスイッチング・レギュレータに 適用した実施例を示す。

この実施例の負電圧生成スイッチング・レギュレータ は、図25の昇圧型スイッチング・レギュレータにおけ るコイルL1とスイッチSW3の位置を逆にしたような 構成を備えている。また、逆流防止用のダイオードD3

例では、図25の実施例と同様にコイルし1と直列の電 流センス用抵抗がなく、コイルL1と並列に直列形態の 容量C1および抵抗R1が接続され、容量C1と抵抗R 1の接続ノードn2の電位がヒステリシス・コンパレー タH-CMPの非反転入力端子に入力されている。この 実施例においても電流センス用の直列抵抗がないため、 従来に比べて電力損失が少ないという利点がある。

# [0107]

ダイオードD3の代わりに主スイッチSW3と相補的に オン、オフされる同期スイッチを設けたり、出力電圧の 調整を可能にするエラーアンプEA2と抵抗R4、R5 を省略してヒステリシス・コンパレータH-CMPに直 接基準電圧Vref1を印加するように構成しても良 い。また、図23の実施例と同様に、ヒステリシス・コ ンパレータH-CMPの代わりに通常のコンパレータを 用いてその参照電圧を切り替えることでヒステリシス特 性を付与するように構成しても良い。

# [0108]

図28は、本出願の第2の発明の実施例を示す。

この実施例は、図19の実施例のようにコンパレータC MPに印加される電圧として2段階の参照電圧VHYS を生成してヒステリシス特性を付与するようにしたスイ ッチング・レギュレータに第2発明を適用したものであ る。具体的には、基準電圧源VREF1の基準電圧Vェ ef1を抵抗R6、R7、R8で分圧してコンパレータ CMPに印加される2段階の参照電圧VHYSを生成す る抵抗分割回路121の抵抗R8と並列にMOSFET TR1を設け、該MOSFET TR1のオン抵抗を PLL(フェーズ・ロックド・ループ)と類似の構成を 有する回路で変化させることで、抵抗分割回路121で 生成される参照電圧VHYSを補正するようにしたもの である。

# [0109]

図16や図19の回路においては、前述の式(b)よ り、入力電圧Vinや出力電圧Voutが変化するとス イッチング周波数 f s wが変化することが分かる。そし て、通信機能やオーディオ再生機能を有する電子機器で はレギュレータのスイッチング周波数 f s wが変化して 通信周波数に一致したりすると、電磁干渉によって可聴 帯域にビートノイズを発生させるおそれがある。そこ で、この実施例においては、入力電圧Vinや出力電圧 Voutの変化にかかわらずレギュレータのスイッチン グ周波数fswを常にシステムの基準クロックφcの周 波数frefと一致させるように参照電圧VHYSを補 正することによって、ノイズの発生を抑制するようにし たものである。

# [0110]

具体的には、レギュレータのスイッチング周波数 f s w と同じ周期で変化するスイッチSW1とSW2の接続ノ は、図25のダイオードD2と逆向きである。この実施 50 ードn1の電位Vn1(スイッチSW1の制御信号でも 可)の周波数とシステムの基準クロックのcの周波数との差を検出して周波数差に応じた信号UP、DNを出力する周波数比較器101と、該周波数比較器101の出力信号UP、DNによって動作するチャージポンプ回路102と、該チャージポンプ回路102により充放電される容量を含み制御電圧Vcを生成するループフィルタ103とを備え、該ループフィルタ103の電圧Vcが上配MOSFET TR1のゲート端子に印加されるように構成されている。また、ループフィルタ103とチャージポンプ回路102との間にスイッチSW11、S10W12が設けられている。なお、PLL回路では一般に位相比較器が使用されるが、周波数の引込みを早くするために位相比較器と周波数比較器とが設けられることがあり、本実施例ではそのうち周波数比較器のみ用いるような回路構成とすることができる。

# [0111]

[0112]

この実施例の回路は、ノードn1の電位 Vn1 すなわちレギュレータのスイッチング周波数が相対的に高くなると、ループフィルタ103の電圧 Vcが高くなってMOSFET TR1のオン抵抗が小さくされ、これによっ20で抵抗R8との合成抵抗が小さくなって参照電圧 VHYSが下がる。また、ノードn1の電位 Vn1の変化周波数が相対的に低くなると、ループフィルタ103の電圧Vcが低くなってMOSFET TR1のオン抵抗が大きされ、これによって、抵抗R8との合成抵抗が大きくなって参照電圧 VHYSが高くなるように動作される。

図29には、本実施例におけるレギュレータのスイッチング周波数fswとループフィルタ103の電圧Vcおよび参照電圧VHYSとの関係が示されている。図29 30のように、スイッチング周波数fswに比例して増加する電圧Vcに反比例するように参照電圧VHYSを補正することにより、レギュレータのスイッチング周波数fswが常にシステムの基準クロックφcの周波数frefと一致もしくは近い値になるように制御が行なわれる。その結果、レギュレータで発生したスイッチングノイズによって可聴帯域にビートノイズが発生するのが防止される。

# [0113]

ところで、常に上記PLL回路を動作させてMOSFE 40 T TR1のオン抵抗を制御して参照電圧VHYSを変化させると、図18のタイミングチャートで説明した出力電流Ioutに変化が生じた際(過渡期間T2. T4)に行なわれるスイッチSW1,SW2のオン・オフ時間の制御によってノードn1の電位Vn1の変化周期が延長もしくは短縮されるため、周波数比較器101の出力が一時的に支障をきたすことになる。そこで、本実施例においては、スイッチSW1とSW2の接続ノードn1の電位Vn1(スイッチSW1の制御信号でも可)を監視する監視回路104を設け、スイッチSW1のオ 50

ン時間が所定時間以上継続した時は速やかにスイッチSW11,SW12をオフして周波数比較器101の出力がチャージポンプ102に供給されないような制御が行なわれるようにされている。

# [0114]

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例においては、主スイッチSW1と直列に接続されてSW1がオフの時にコイルへ流す電流を減らすように作用する同期スイッチSW2を設けているが、この同期スイッチSW2の代わりにダイオードを用いることも可能である。また、図28の実施例においては、監視回路104がノードn1の電位Vn1を監視して出力電流の変化期間中参照電圧VHYSの補正を中止するようにしているが、ノードn2など他の部位の電位を監視して参照電圧VHYSの補正動作を中止するように構成することも可能である。

# [0115]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である電子機器の電源装置として使用する独立したスイッチング・レギュレータについて説明したが、半導体集積回路内部におけるスイッチング・レギュレータやDC-DCコンバータなどにも広く利用することができる。

# [0116]

# 【発明の効果】

本願において開示される発明のうち代表的なものによっ て得られる効果を簡単に説明すれば下記のとおりである。

すなわち、本発明に従うと、出力電流の変化に対する応答特性に優れるとともに電力損失の少ないヒステリシス・カレントモード制御方式のスイッチング電源装置を得ることができ、これによって、電池で駆動される電源装置では電池消耗を減らし、1つの電池あるいは1回の充電により長時間駆動可能な携帯用電子機器を実現することができるようになる。

# [0117]

また、本発明に従うと、スイッチング周波数がコイルの インダクタンスやコイルに流れる電流の大きさに依存し ない、高精度の電圧を発生可能なヒステリシス・カレン トモード制御方式のスイッチング電源装置を実現するこ とができる。さらに、スイッチング周波数が変動しない ためシステムに悪影響を及ぼすおそれのあるノイズの発 生を抑えることができるスイッチング電源装置を実現で きる。

# 【図面の簡単な説明】

【図1】本発明を適用したヒステリシス・カレントモー ド制御方式の降圧型スイッチング・レギュレータの一実 施例を示す回路構成図である。

【図2】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第2の実施例を示す回路構成図である。

【図3】実施例2のスイッチング・レギュレータにおけるコイル電流および出力電流の変化と、主スイッチおよび同期スイッチのオン、オフ・タイミングを示すタイミングチャートである。

【図4a】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第 103の実施例を示す回路構成図である。

【図4b】第3実施例のスイッチング・レギュレータに おけるコンパレータに入力される電圧の変化を示すタイ ミングチャートである。

【図4c】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第4の実施例を示す回路構成図である。

【図5A】本発明を適用したCRフィードバック・ヒステリシス制御回路を示すある一つの実施例の回路構成図である。

【図5B】本発明を適用した図5AのCRフィードバック・ヒステリシス制御回路を改良した回路を示すある一つの実施例の回路構成図である。

【図5C】同じ平滑コンデンサでDroop 制御を行った場合と行わない場合の出力電流変動時の出力電圧波形を示す波形図である。

【図5D】本発明を適用した本発明を非絶縁昇圧型スイッチング・レギュレータへ応用した実施例を示す回路構成図である。

【図5E】本発明を適用した本発明を非絶縁昇降圧型ス 30 イッチング・レギュレータへ応用した実施例を示す回路 構成図である。

【図5F】本発明を適用した本発明を絶縁昇降圧型スイッチング・レギュレータへ応用した実施例を示す回路構成図である。

【図5G】本発明を適用したCRフィードバック・ヒス テリシス制御検出部を用いた電流検出回路の基本構成を 示すような実施例の回路図である。

【図51】容量CF2を挿入しない場合における出力電流 Ioutと出力電圧Voutの関係を示す波形図であ 40 る。

【図5J】容量CF2を挿入した場合における出力電流 Ioutと出力電圧Voutの関係を示す波形図である。

【図6】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第6の実施例を示す回路構成図である。

【図7】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第7の実施例を示す回路構成図である。

【図8】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第8の実施例を示す回路構成図である。

【図9】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第9の実施例を示す回路構成図である。

【図10】本発明を適用したヒステリシス・カレントモード制御方式の昇圧型スイッチング・レギュレータの実施例を示す回路構成図である。

【図11】本発明を適用したヒステリシス・カレントモード制御方式の昇降圧型スイッチング・レギュレータの 実施例を示す回路構成図である。

【図12】本発明を適用した負電圧を発生するヒステリシス・カレントモード制御方式のスイッチング・レギュレータの実施例を示す回路構成図である。

【図13】本出願の第2の発明であるスイッチング・レギュレータのヒステリシス特性を有する参照電圧を生成する回路の実施例を示す回路構成図である。

【図14】本出願の第2の発明のスイッチング・レギュレータにおけるスイッチング周波数fswとコンパレータに印加される参照電圧VHYSとの関係を示すグラフである。

【図15】(a)はディレイ回路の入出力タイミングを 示す波形図、(b)はディレイ回路の具体例を示す回路 図である。

【図16】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの一 実施例を示す回路構成図である。

【図17】図16のスイッチング・レギュレータの一変 形例を示す回路構成図である。

【図18】実施例のスイッチング・レギュレータにおけるコイル電流および出力電流の変化と、主スイッチおよび同期スイッチのオン、オフ・タイミングを示すタイミングチャートである。

【図19】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの他の実施例を示す回路構成図である。

【図20】図19の実施例のスイッチング・レギュレー 夕におけるコンパレータに入力される電圧の変化を示す タイミングチャートである。

【図21】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの他の実施例を示す回路構成図である。

【図22】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの他の実施例を示す回路構成図である。

【図23】本発明を適用したヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの他の実施例を示す回路構成図である。

50 【図24】本発明を適用したヒステリシス・カレントモ

30

ード制御方式の降圧型スイッチング・レギュレータの第 6の実施例を示す回路構成図である。

【図25】本発明を適用したヒステリシス・カレントモード制御方式の昇圧型スイッチング・レギュレータの実施例を示す回路構成図である。

【図26】本発明を適用したヒステリシス・カレントモード制御方式の昇降圧型スイッチング・レギュレータの 実施例を示す回路構成図である。

【図27】本発明を適用した負電圧を発生するヒステリシス・カレントモード制御方式のスイッチング・レギュ 10レータの実施例を示す回路構成図である。

【図28】本出願の第2の発明であるスイッチング・レギュレータのヒステリシス特性を有する参照電圧を生成する回路の実施例を示す回路構成図である。


【図29】本出願の第2の発明のスイッチング・レギュ

レータにおけるスイッチング周波数 f s wとコンパレータに印加される参照電圧 V H Y S との関係を示すグラフである。


# 【符号の説明】

- 100 スイッチング制御回路
- 120 参照電圧生成回路
- 121 抵抗分割回路
- IC 半導体チップ (半導体集積回路)
- **CMP コンパレータ**
- **H-CMP ヒステリシス・コンパレータ** 
  - SW1, SW2 スイッチ素子
  - D1 ダイオード
  - L1 インダクタ (コイル)
  - RL 抵抗性負荷


【図1】




【図3】




【図2】



【図4a】




【図5A】



VREF1

【図4b】




【図5B】


PS SW1 SW1 L1 Vout Hour RL SW2 RL TO SW2 W GND

[図4c]


【図5C】




【図5D】




【図5E】







【図9】




【図11】




【図13】




# 【図10】




【図12】




【図14】




【図16】



[図15]




【図17】




Vcc p2 out


【図19】




【図18】




[図20]




【図21】




【図22】




【図24】




【図26】




【図23】




【図25】




【図27】



【図29】



# 【図28】



# フロントページの続き

# (72) 発明者 立野 孝治

茨城県日立市大みか町七丁目 1 番 1 号 株式会社日立製作所日立研究所内 Fターム(参考) 5H730 AA14 AA15 AS01 BB23 BB57 CC03 CC12 DD04 EE07 EE10 EE23 EE24 EE25 FD01 FD02 FD07 FD08 FD09 FD24 FD30 FF05 FG05

THIS PAGE BLANK (USPTO)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
$\square$ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потикв.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)